Soc数字电路设计工程师简历，带优质简历内容案例可在线制作，简历内容完整，HR面试通过率高，简约精美的简历设计，规整的排版更好呈现个人简历提升阅读性。适合求职者简历制作。

>>>点击下载完整版<<<

Soc数字电路设计工程师简历案例：

一句话介绍自己：在平凡的世界中，做不平凡的自己。

基本信息：

年龄：28岁、性别：女、学历：本科、电话：13800138000、邮箱：BD@100chui.com

求职意向：

Soc数字电路设计工程师、广州、面议、随时到岗

教育背景：

2015.09 - 2019.06 |

| 

工作经验：

2019.12 - 至今 |

|

• • 主要从事以8051为核心的mcucore的设计工作，主要任务为：搭建初始的8051的自动化仿真平台，之后根据需求对原来的soc进行了修改和精简，使其更为系统化，主要修改了program memory,data memory；data memory中寄存器的映射 
  • 给各memory模块加入了BIST；i2cdebug接口设计；在linux下使用irun搭建了fpga的仿真平台；实现了8051大于64K程序的编程方法和验证；实现了8051大于64K数据的访问方法和验证
  • 带领小团队完成FPGA互联线延时参数的提取，此延时参数是FPGA软件做静态时序分析时所需的库
    

2018.10 - 2019.12 |

|

• • 完成FPGA位流下载调试(软件仿真)，完成FPGA各模块的位流下载调试，包括BRAM，DCM，Multipliers，SLICE，/0，互联 线资源等；完成了FPGA下载电路模块验证的代码覆盖率；带领小团队完成FPGA软件的Debug及各模块的验证，包括FPGA的各个模块，本人主要负责DCM，Multipliers
  • 参与FPGA的配置片PlatformXCF32P的需求分析，完成了配置片JTAG接口和控制模块的代码设计；基于Andes D1088核的 SOC语音芯片
  • 负责项目的SOCintegration相关的工作，Chip integration/Simulation;Synthesis/DFT/Formality;STA/IO timing balance/Power analysis 
  • 负责电路模块的逻辑分析和验证，参与DSP芯片设计，主要负责外设接口单元的设计和验证任务；根据模块和芯片文档，撰写验证计划文档
    

实习经验：

项目经验：

2021.09 - 2021.11|

|

• • 该芯片为国内首颗支持音频Codec的超低功耗BLE蓝牙芯片，完全兼容SIG4.2协议标准，并支持SIGMesh，量产芯片应用于智能家居、穿戴式设备及其它相关物联网应用领域 
  • 负责产品基本功能定义，SoC架构实现定义，低功耗电源域的划分及研发过程中的数字SoC的集成及验证支持。 
  • 同时，跟踪芯片设计各个部门的研发进度及模拟射频与软件实现接口定义。全程参与该项目的立项、研发、生产、测试及客户方案支持。
    

自我评价：

本人对待工作踏实，认真，并且极富工作和团队精神，因此在工作和生活中结交了许多朋友，具有良好的适应性和熟练的沟通技巧，相信能够协助主管人员出色地完成各项工作。综合素质佳，能够吃苦耐劳，忠诚稳重坚守诚信正直原则，勇于挑战自我开发自身潜力，做一个主动的人。本人希望自己能成为一名出色的员工，这是本人的梦想，也是本人的目标！本人愿意同贵公司共同发展、进步！感谢您在百忙之中阅览我的简历，静候佳音！

可使用此简历模板在线制作：

>>> https://www.100chui.com/resume/detail-16597.html