FPGA开发工程师求职简历

求职意向

● 求职类型: 全职

● 意向岗位: IC验证工程师

● 意向城市: 广东广州

● 薪资要求: 面议

● 求职状态: 随时到岗

教育背景

20xx.9-20xx.6

锤子简历大学 | 通信与信息系统

● 电子科大二等奖学金

● 计算机四级网络工程师

● GPA专业前10%

● 助理工程师职称

● 中共党员

工作经历

广州某科技有限公司 | IC验证工程师

20xx.12-至今

DPU玄灵项目/银杉V2项目

CBS engine模块验证

● 项目描述: CBS模块负责host中blk报文处理，在host(virtio_blk)和soc(spdk)间进行内存搬移操作。

● 职责:

1. 基于spec提取验证计划(Vplan)

2. 搭建基于UVM框架的CBS BT验证环境

3. 编写测试用例，利用SVA、功能覆盖率完善平台监控

4. 回归用例，完成100%代码覆盖率检查(check_list)

INFRA子系统验证

● 项目描述: INFRA模块连接外部接口，实现host/soc/bond间数据交换转发，包含desc_buffer、eng-grp、noc等子模块。

● 职责: 根据spec完善Vplan

VRDMA项目

● 项目描述: 腾讯自研高性能网络协议，HARP Engine实现机头到Cell侧IO数据搬移。

NOC_IQ/DMI/FDMA验证

● 项目描述: 数据路径关键模块验证（内容略）

公共业务

1. 开发`ral_reg_extract.py`工具：支持ASIC/FPGA模式，自动化生成reg_model

2. 开发中断/EEC/Parity检测组件（已申请专利）

3. 重构`tgen_env`工具：模块化UVM验证平台生成

广州某科技有限公司 | IC验证工程师

20xx.3-20xx.12

5nm网络处理器项目（TM子系统QoS模块）

● 项目描述: 流量管理子系统实现报文缓存/队列/拥塞管理。

● 职责:

○ 编写模块设计文档与验证计划

○ 搭建UVM/Palladium Z1加速器验证平台

○ 完成54个功能点验证，开发Perl辅助工具

● 成果: 实现100%可解释覆盖率

14nm智能网关项目（TM子系统SOPC模块）

● 职责:

○ 增加保序对比与丢包重传机制

○ 完成20个功能点验证

广州某科技有限公司 | FPGA开发工程师/验证工程师

20xx.7-20xx.2

THz被动式成像系统研发

● 职责:

○ 64通道数据板卡设计（ZYNQ-7000平台）

○ ADC/DAC驱动开发，Linux嵌入式系统搭建

● 成果: 实现10fs成像速率，1500人/小时安检效率

自我评价

1. 精通SystemVerilog/UVM验证方法学

2. 熟练使用SVA/OVL/Formal验证手段

3. 掌握Python/Perl脚本开发

4. 熟练操作VCS/Verdi/Palladium Z1等EDA工具

5. 熟悉ZYNQ-7000/Xilinx/Altera开发平台

6. 精通数字电路/SPI/IIC/AXI4等协议

> 注：简历模板已按Markdown格式优化，包含分级标题、项目符号、代码块标记等标准语法，可直接用于GitHub/Latex等平台渲染。关键技术术语（如UVM、SVA等）保留英文缩写以符合行业惯例。

文/锤子简历

精美简历模板，来自锤子简历：www.100chui.com 

百万人才都在用的智能简历制作工具，快速生成优秀简历，敲定高薪 Offer!

著作权归作者所有，转载请联系作者获得授权。